語法分析表基于AVS3D實時解碼器在FPGASoC平臺上的設計與完畢，陜西鋁合金門窗圍欄。AVS［1］（audio video coding standard）是《音問光陰 生長音視頻編碼》系列模范的簡稱，是他們國具有自主常識產權的第二代新聞編解碼法式。2008歲暮，AVS規范事項組開頭草擬雙目立體編解碼盤算［2］。該目標決議雙目拼接算法，所用視頻序列由基線互相平行的兩攝像機搜聚，將左、右視點音信合成為一個碼流實驗傳輸；而在解碼端再起出左、右兩敘圖像數據。
但現在，尚沒有針對AVS 3D法式的FPGA/SoC軟硬合資平臺告竣。本文以Xilinx公司的ZYNQ 7020設置板為平臺，它是內部具有兩個M9統制（Processing System，PS）硬核焦點的片上系統芯片，該平臺具有芯片集成度高、規模才氣強、軟件通用性好的長處。本文選用一個主PS舉動頂層規模，完工3D ES流的外部接口通訊和解碼圖像顯樹模圍；另一個從PS以及小我私家硬件加速模塊（囊括ES流的語法剖析、算術碼解碼、變長碼解碼等硬件加快模塊）團結完工AVS雙目拼接解碼算法。兩個PS團結事情，在FPGA/SoC平臺上完成了AVS 3D實時解碼器。
視點分散取得的左、右視點根基層圖像生活水平維度的折柳率減半。因為基礎層圖像和牢固層圖像生涯很強的空間相合性，預測性分析作用故對根基層圖像實驗水平維度的上采樣插值濾波，展望取得告別率提拔的強化層圖像。為保險強化層圖像質量，須要對上采樣濾波器核向量實驗興辦［3］，其來由如式（1）所示？
視點脫節取得的根基層圖像判袂率為M/2×N，需要在程度維度上舉行上采樣插值濾波。在具有程度相合的兩個基礎層像素點xi，j和xi，文法的預測分析表j+1之間插入半像素點vi。閱歷程度插值，從星散率為M/2×N的根基層圖像推測取得區別率為M×N的增強層圖像。
碼流輸入處分模塊的主要使命是讀入ES原始碼流。其中indata［7！0］留存原始ES流的8 bit數據；avail_n檢測輸入數據的可得字節數；strobe再現輸入碼流有效性；當讀入的數據明白完工后，req通告ES流繼續讀入。
語法元素輸出模塊重要規模熵解碼后語法元素的數據輸出。預測性分析作用其中n_bits顯示乞求讀取語法數據的bit數；req為要求讀取語法消息；req_type為方今語法元素所需選擇的熵解碼編制，憑據req_type的差異，對方今元素接納CABAC或CAVLC剖析算法；outdata［31！0］為熵解碼后的數據；del_ready批示方今語法相識模塊是否謀略好接受外部要求；strobe為方今請求輸出語法音書有用性。
要點語法剖判單位運行CABAC或CAVLC的體會算法，涉及模子索引號發作、模型自妥善革新、反二進制化等進程。文法的預測分析表在AVS模范中，CABAC主要用于剖釋宏塊規范、亮度色度推測模式、替換系數等數據；CAVLC重要用于剖析亮度和色度殘差數據。
AVS的碼流數據結構及目的相關從高到低挨次為：序列、圖像、條帶、宏塊和塊，在解碼進程中，須要從高到低順序剖判出每一目的中的語法元素數據。將硬件加快模塊剖析取得的數據賦值給反應的語法元素變量，詐欺取得的語法元素變量在，規復出左、右視點的重修圖像。
本文接納Xilinx公司ZYNQ 7020裝備板，ZYNQ 7020接納雙核計劃，據有兩片Cortex-M9芯片，一片用作主理理編制，一片用作重點AVS算法解碼，兩片M9不妨共享內存和外圍配置。針對AVS 3D解碼器，本文選擇Master-Slave主從規模擺設模式。采取MASTER M9舉動頂層規模，完工ES 3D碼流的外部接口通信、解碼圖像顯樹模圍等功能；SLAVE M9及語法剖析硬件加快模塊合資完工AVS 3D中央解碼算法； MASTER M9和 SLAVE M9配合事情，終極了結AVS 3D及時解碼器SoC片上體系策畫［6］。
在啟動AVS雙目解碼器的SoC片上體系時，起先在ZYNQ 7020前進行時鐘筑立，之后在MASTER M9上實行BootROM啟動代碼。BootROM是全豹SoC體例上最先運行的門徑，當SLAVE M9盼愿解碼啟動指令時，BootROM依舊在MASTER M9上運行。BootROM的主要效力是建立全數雙目解碼器的SoC系統的串口新聞，并將第一階啟下手段（First Stage Boot Loader，FSBL）從啟動修復復制到MASTER M9的片上內存。
AVS雙目立體解碼器在SoC片上系統的全體安置擺設如圖4所示。在各個模塊的交互歷程中，經驗AXI LITE傳送信息量較小的數據；閱歷AXI VDMA轉達解碼圖像數據等消息量較大的數據；經驗AXI CON傳送交互頻仍的數據。
（2）與TS碼流語法意會模塊實驗訊息交互，公布SLAVE M9啟動解碼經由。SLAVE M9根據碼流中剖析標識位的差別，調用硬件加快模塊接納CALVC或是CABAC的熵解碼式樣對碼流中的語法元素實驗意會，并與樣式音訊模塊交互，將熵解碼情勢象征位、緩存大小、體會完工標識位等音書返回給MASTER M9！
SLAVE M9運行AVS 3D解碼器的焦點算法。解碼算法囊括AVS雙目拼接算法和AVS單敘解碼算法兩個體。AVS雙目拼接算法如第1節所述。單敘解碼器算法重要囊括：肇始碼檢測、序列及圖像頭讀取、熵解碼、宏塊數據得回、反改變、反量化、預測性分析作用幀內及幀間推測、1/4像素舉動向量插值、圖像殘差復原、環敘濾波等模塊。將完結AVS 3D解碼功能的C敘話代碼寫至回聲的軟件配置平臺，由硬件加疾模塊將語法元素剖析模塊取得的語法元素數值輸入各個層級的解碼函數，從而委曲SLAVE M9上達成AVS 3D解碼算法。終極將解碼取得的拼接圖像序列和左、右視點圖像序列寫入DDR MEMORY的差異處所空間。
（3）寫入位置指針，預測性分析作用SLAVE M9解碼一幀圖像后，將解碼數據寫入在該指針指向的DDR MEMORY處所中。經驗該模塊，SLAVE M9將圖像指針的樣式和數值傳送給MASTER M9，MASTER M9又與DDR MEMORY交互，掩護精準的圖像解碼順序和顯示紀律。
在DDR MEMORY中接納乒乓生活企圖，建樹兩塊數據緩存區，每塊數據緩存區為拼接圖像、左視點圖像、右視點圖像各分配5幀內存空間。當緩存區1向HDMI接口傳輸數據時，緩存區2從SLAVE M9授與數據；當緩存區1從SLAVE M9負擔數據時，緩存區2向HDMI接口傳輸數據；如許循環事情，預測性分析作用資歷兩塊緩存區的瓜代事情，生長DDR MEMORY的事宜成效。其中每塊緩存區中的數據讀寫位置均由MASTER M9羈絆，掩護DDR MEMORY以切確的顯示秩序將圖像內容送往HDMI接口。
本文中，AVS 3D解碼器的SoC片上系統策畫在Xilinx ZYNQ 7020作戰板上實現。委曲在AVS單敘軟件解碼器RM52k上增添視點脫離模塊、層間上采樣濾波模塊了結AVS 3D解碼算法，將代碼改寫至Xilinx SDK 2014。2嵌入式軟件平臺，語法分析表基于AVS3D實時解碼器并加載FreeRTOS掌管編制用于內存分配和外圍修復初始化。AVS雙目立體解碼參數開辟如表1所示。
將AVS 3D ES流打包成為用于群集傳輸的TS流，憑據Xilinx的LWIP法則實驗TCP連接，經IP QAM調制器終極從以太層將碼流輸入ZYNQ 7020的MASTER M9模塊。履歷硬件加疾模塊實現語法元素熟悉，團結SoC片上編制實驗AVS雙目立體解碼算法執掌，終極通過HDMI接口將視頻數據輸出到三維電視，在三維電視上可能取得左、右視點新聞的拼接視頻，在FPGASoC平臺上的設計與完畢經驗視點掙脫和層間上采樣插值，中興出左、右視點的加緊層圖像。經視點交錯經管后，文法的預測分析表取得終極的3D視頻，可以觀察到解碼取得的3D視頻具有顯著的深度新聞，AVS 3D解碼器的效果如圖5所示。這談明晰AVS 3D實時解碼器在FPGA/SoC平臺的有效性。
